Apunte de Electrónica Digital III

Nombre y apellido

9 de marzo de 2026

Índice

1. Descripción **1**
1.1. Introducción . . . 1
1.2. Características . . . 1
1.5. Diagrama de bloques . . . 3
1.6. Vista general de arquitectura . . . 4
1.7. Opciones de configuración del Cortex-M3 . . . 5
1.8. Sistema de memoria flash en chip . . . 5
1.9. Memoria SRAM en chip . . . 5

2. Mapeo de memoria del LPC1769 **6**
2.1. Mapa de memoria y direccionamiento de periféricos . . . 6
2.2. Mapa de memoria . . . 7
2.3. Direcciones de periféricos APB . . . 7
2.4. Remapeo de memoria . . . 9
2.5. Arbitraje AHB . . . 9
2.6. Excepciones de fallo de bus . . . 9

7. Configuración de pines LPC17xx **10**
7.1. Configuración de pines LPC17xx . . . 10

1. Descripción

1.1. Introducción

Este documento corresponde al apunte de la materia Electrónica Digital III y está centrado en el estudio del microprocesador LPC1769, basado en la arquitectura ARM Cortex-M3. Está pensado para aplicaciones embebidas y requiere un alto nivel de integración y bajo nivel de disipación de energía.

1.2. Características

- CPU ARM Cortex-M3 de hasta 120 MHz con soporte de interrupciones (NVIC) y bajo consumo.
- Hasta 512 KB de flash y 64 KB de RAM, con aceleración para acceso rápido a código y datos.

- Periféricos de comunicación completos: Ethernet, USB 2.0 OTG, CAN, UART, SPI, SSP, I2C e I2S.
- Interfaces analógicas integradas: ADC de 12 bits, DAC de 10 bits y sensores/monitores internos.
- Temporización y control: timers de 32 bits, PWM, RTC de bajo consumo y watchdog.
- Entradas/salidas versátiles: GPIO de alta velocidad, captura/comparación y codificador en cuadratura.
- Enfoque en eficiencia energética con modos Sleep, Deep-sleep, Power-down y Deep power-down.
- Soporte de depuración y trazado: JTAG/SWD, ETM y emulación en tiempo real.
- Reloj flexible: oscilador interno/externo, PLL y *clock output* para supervisión del sistema.
- Encapsulados LQFP y BGA compactos, orientados a aplicaciones embebidas industriales.

1.5. Diagrama de bloques



Figura 1: Diagrama de bloques simplificado del LPC1769.

1.6. Vista general de arquitectura



Figura 2: Diagrama de bloques detallado con matriz AHB multicapa.

- **Buses del núcleo ARM Cortex-M3:** El procesador usa tres buses AHB-Lite (*Advanced High-performance Bus*): un bus de sistema y dos buses rápidos, **I-code** (instrucciones) y **D-code** (datos). Esta separación permite ejecutar accesos simultáneos cuando apuntan a periféricos distintos.

- **Matriz AHB multicapa:** El LPC17xx integra una matriz AHB multicapa que conecta los

maestros de bus (CPU, DMA, Ethernet, USB, etc.) con distintos puertos esclavos. Así, varios accesos pueden ocurrir en paralelo y se mejora el rendimiento global.

- **Conexión de periféricos APB:** Los periféricos APB (*Advanced Peripheral Bus*) se enlazan mediante dos buses APB conectados a puertos esclavos separados de la matriz AHB. Esto reduce colisiones entre CPU y DMA (Acceso Directo a Memoria).
- **Búfer de escritura APB:** Los puentes APB almacenan escrituras en búfer, permitiendo que la CPU o el DMA continúen su ejecución sin esperar a que cada escritura finalice.

1.7. Opciones de configuración del Cortex-M3

- **Técnicas de segmentación (pipeline):** El núcleo aplica pipeline para mantener activos los bloques de procesamiento y memoria. En condiciones normales, mientras una instrucción se ejecuta, la siguiente se decodifica y una tercera se busca en memoria.
- **Versión del núcleo:** Los LPC17xx usan la versión **r2p0** del Cortex-M3, que integra opciones de sistema configurables:
  - **NVIC (Nested Vectored Interrupt Controller):** controlador de interrupciones con temporizador SysTick.
  - **WIC (Wakeup Interrupt Controller):** habilita un despertar más eficiente desde modos de bajo consumo.
  - **MPU (Memory Protection Unit):** unidad de protección de memoria incorporada.
  - **ROM Table:** expone a herramientas externas las direcciones de componentes de depuración.
- **Opciones de depuración (Debug):** La CPU incorpora funciones configurables para diagnóstico y depuración de fallas, también asociadas al conjunto de opciones r2p0.

1.8. Sistema de memoria flash en chip

- **Capacidad:** El LPC17xx integra hasta **512 kB de memoria flash** en el propio chip.
- **Rendimiento:** Incluye un **acelerador de flash** que mejora el acceso cuando trabaja junto con los buses rápidos AHB-Lite.
- **Uso:** La flash puede utilizarse tanto para **código** como para **datos**, aportando flexibilidad en aplicaciones embebidas.
- **Programación y actualización:** Puede programarse *in-system* por puerto serie, y la propia aplicación puede **borrar/programar flash en ejecución**, facilitando actualizaciones de firmware en campo y almacenamiento de datos.

1.9. Memoria SRAM en chip

- **32 kB de SRAM local:** conectada directamente a los buses locales de la CPU (I-code/D-code), lo que permite acceso de alta velocidad.
- **32 kB de SRAM AHB:** organizada en dos bloques de 16 kB y conectada al bus periférico AHB.

2. Mapeo de memoria del LPC1769

2.1. Mapa de memoria y direccionamiento de periféricos

Cuadro 1: Uso de memoria y regiones del LPC1769

Rango de direcciones	**Uso general**	**Detalle de región y descripción**
`0x0000 0000` a `0x1FFF FFFF`	Memoria no volátil en chip	0x0000 0000 – 0x0007 FFFF: para LPC1769 con 512 kB de memoria flash.
	SRAM en chip	0x1000 0000 – 0x1000 7FFF: 32 kB de SRAM local.
	Boot ROM	0x1FFF 0000 – 0x1FFF 1FFF: 8 kB de Boot ROM con servicios de flash.
`0x2000 0000` a `0x3FFF FFFF`	SRAM en chip (uso típico de datos periféricos)	0x2007 C000 – 0x2007 FFFF: banco AHB SRAM 0 (16 kB), presente en dispositivos con 32 kB o 64 kB de SRAM total.
	SRAM en chip (uso típico de datos periféricos)	0x2008 0000 – 0x2008 3FFF: banco AHB SRAM 1 (16 kB), presente en dispositivos con 64 kB de SRAM total.
	GPIO	0x2009 C000 – 0x2009 FFFF: registros GPIO.
`0x4000 0000` a `0x5FFF FFFF`	Periféricos APB	0x4000 0000 – 0x4007 FFFF: periféricos APB0, hasta 32 bloques de 16 kB cada uno.
	Periféricos APB	0x4008 0000 – 0x400F FFFF: periféricos APB1, hasta 32 bloques de 16 kB cada uno.
	Periféricos AHB	0x5000 0000 – 0x501F FFFF: controlador DMA, interfaz Ethernet e interfaz USB.
`0xE000 0000` a `0xE00F FFFF`	Bus de periféricos privados del Cortex-M3	0xE000 0000 – 0xE00F FFFF: funciones del Cortex-M3, incluido NVIC y temporizador SysTick.

2.2. Mapa de memoria



Figura 3: Mapa de memoria del sistema LPC17xx.

2.3. Direcciones de periféricos APB

En esta sección se resume el mapeo de direcciones base de los periféricos conectados a los buses **APB0** y **APB1**. Cada bloque APB ocupa un espacio de **16 kB** y, en general, los registros de cada periférico no utilizan todo ese rango. Por este motivo, en varios casos aparecen direcciones *aliasadas* o repetidas dentro del mismo bloque de 16 kB.

Cuadro 2: Periféricos APB0 y direcciones base

Periférico APB0	**Dirección base**	**Nombre del periférico**
0	0x4000 0000	Watchdog timer (WDT)
1	0x4000 4000	Timer 0
2	0x4000 8000	Timer 1
3	0x4000 C000	UART0
4	0x4001 0000	UART1
5	0x4001 4000	Reservado
6	0x4001 8000	PWM1
7	0x4001 C000	I^2C0
8	0x4002 0000	SPI
9	0x4002 4000	RTC
10	0x4002 8000	Interrupciones GPIO
11	0x4002 C000	Pin connect block
12	0x4003 0000	SSP1
13	0x4003 4000	ADC
14	0x4003 8000	CAN Acceptance Filter RAM
15	0x4003 C000	CAN Acceptance Filter Registers
16	0x4004 0000	CAN Common Registers
17	0x4004 4000	CAN Controller 1
18	0x4004 8000	CAN Controller 2
19 a 22	0x4004 C000 a 0x4005 8000	Reservado
23	0x4005 C000	I^2C1
24 a 31	0x4006 0000 a 0x4007 C000	Reservado

Cuadro 3: Periféricos APB1 y direcciones base

Periférico APB1	**Dirección base**	**Nombre del periférico**
0	0x4008 0000	Reservado
1	0x4008 4000	Reservado
2	0x4008 8000	SSP0
3	0x4008 C000	DAC
4	0x4009 0000	Timer 2
5	0x4009 4000	Timer 3
6	0x4009 8000	UART2
7	0x4009 C000	UART3
8	0x400A 0000	I^2C2
9	0x400A 4000	Reservado
10	0x400A 8000	I^2S
11	0x400A C000	Reservado
12	0x400B 0000	Repetitive interrupt timer
13	0x400B 4000	Reservado
14	0x400B 8000	Motor control PWM
15	0x400B C000	Quadrature Encoder Interface
16 a 30	0x400C 0000 a 0x400F 8000	Reservado
31	0x400F C000	System control

2.4. Remapeo de memoria

El Cortex-M3 permite **remapear la tabla de vectores de interrupción** a distintas ubicaciones del mapa de memoria mediante el *Vector Table Offset Register* (VTOR). Esto facilita ubicar la tabla en la región más conveniente para la aplicación (por ejemplo, en flash o SRAM).

Además, tras un **reinicio por hardware**, la **Boot ROM** se mapea temporalmente en la dirección 0x0000 0000. En condiciones normales este comportamiento es transparente para el usuario; sin embargo, si un depurador detiene la ejecución inmediatamente después del reset, debe corregir ese mapeo para continuar con la depuración esperada.

2.5. Arbitraje AHB

La matriz AHB multicapa resuelve los accesos concurrentes de los distintos maestros del sistema mediante prioridades predefinidas. Por defecto, la **máxima prioridad** corresponde al bus de datos **D-code** del Cortex-M3, la **segunda prioridad** al bus de instrucciones **I-code**, y la **prioridad más baja** se comparte entre el resto de los maestros del sistema.

2.6. Excepciones de fallo de bus

El LPC17xx genera una **excepción de fallo de bus** cuando un programa intenta acceder a una dirección ubicada en una región de memoria **reservada o no asignada**. Estas regiones corresponden a zonas del mapa de memoria que no están implementadas en un modelo específico del chip.

7. Configuración de pines LPC17xx

7.1. Configuración de pines LPC17xx



Fig 16. Pin configuration TFBGA100 package

Figura 4: Configuración de pines TFBGA100 del LPC176x.